BEST AVAILABLE COPY

JAPAN PATENT OFFICE

PATENT LAID-OPEN OFFICIAL GAZETTE

Laid-Open No.

H.1-298600

Laid-Open

H.1 (1989) Dec. 1

Title of Invention: Semiconductor Memory Device

Application No.:

S.63-129156

Filed:

S.63 (1988) May 26

Inventor:

Hiroaki Murakami

Shinji Saito

1, Komukai-toshiba-cho, Saiwai-ku,

Kawasaki-shi, Kanagawa

Tamagawa Factory, Toshiba Corporation

Applicant:

Toshiba Corporation

72, Horikawa-cho, Saiwai-ku, Kawasaki-

shi, Kanagawa

Attorneys, Agents: Kazuo Sato and two others

THIS PAGE BLANK (USPTO)

The semiconductor memory device, having electronically programmable non-volatile internal memory elements, comprises a block-select circuit that outputs a block-select signal that selects a desired number of blocks to be erased among the above blocks, a memory circuit that stores the above block-select signal that selects a desired number of blocks to be erased, and a block-erase circuit that applies a block-erase signal to the above selected blocks, where the above internal memory element is split to multiple independent programmable blocks.

THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

① 特許出顧公闆

母公開特許公報(A) 平1-298600

客查請求 有

11.4

識別記号

庁内整理番号

❷公開 平成1年(1989)12月1日

請求項の数 2 (全4頁)

G 11 C 17/00

309

C-7341-5B

母発明の名称 半導体記憶装置

> **2014** 图 昭63-129156

会出 顧 昭63(1988)5月26日

⊢

神奈川県川崎市奉区小向東芝町 1

株式会社東芝多度川工

分発

神奈川県川崎市幸区小向東芝町 1

株式会社東芝多摩川工

塩内

包出 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 佐 一 世 外2名

1. 発明の名称 半等外配位数量

2. 特許請求の範囲

あり、さらに、

1. 氧氢的に否込券及び前去可能な不存免性 内部記憶点子を育する半導体記憶装置において、 真記内部記憶素子は、狂いに独立的に古込み及 び前去可能な複数のプロックに分割されたもので

前紀プロックのうちの前去ずべき任念社のプロ ラクモ選択するプロック選択は号を出力するプロ ィク選択回路と、

"前記プロック選択役号を記憶して、前記派史す べき任意数のブロックを選択する記憶回路と、

前心選択されたプロックに対してプロック済去 はサモ却えるプロック病虫歯路と、

を得えることを特徴とする中心体を低量型。

2. 記憶回算は、プロック選択回路からのブー

ック選択は号に基づいて状態を変化させ、プロ クガン阿路からのブロックボンロ号をどのブロ ックに加えるかも次めるものであることを特徴と する論求項1記載の半導体記憶装置。

3. 免明の詳細な説明

(発明の目的)

(産業上の利用分野)

* 本発明は、半導体記憶装置に関する。・

(音楽の材料)

電気的に書込み及び消去可能な内部記憶業子を 有する不得免性半導体配体質量の一貫を第5回に 示す。内部記憶電子(セル)1には絞出し回路2、 者込み回路3及び萧去回路4が接続されている。 それらの各向第2~4によって、延出し、省込み 及び捕去が行われる。その消去回路4による捕虫 方世としては、

- ① 米子の記憶領域毎に済まする第1の方法。
- ②・太子の全ての乙貨領域を一括して将上する 第2の方法。

の2辿りの方法があった。

(免別が解決しようとするほぼ)

上記世来の第1点が第2の2通りの地気的新去方法には、それぞれ次のような問題点があった。 即ち、

- a 製配第1の方法には、業子の記憶額以数が多いと無主時間が長くなるという問題がある。しかも、それらの領域数が多くなると、それだついて罰去時間もさらに長くなるという問題がある。

本発明は、上記に思うてなされたもので、<u>その</u> 目的は、内部記憶電子の一部の新城についての書 集えを短時間で効率良く行うことのできる半年作

(実施例)

第1回は、本発明の一実施例の全体構成図である。同図において、11は内部記憶素子である。 その素子11においては、素子の記憶領域がn個 紀位芸芸を以供することにある。

(は誰を解決するための手段)

本免明の半年体記位装置は、電気的に書込み及び前上可能な不体免性内部記憶素子を付する半年体記位装置において、前記内部記憶素子は、互いに独立的に書込み及び前上可能な複数のブロックに分割されたものであり、さらに、前記プロックのうちの前上すべき任意数のブロックを選択するプロック選択は号を出力するブロック選択は時と、前記プロック選択は号を記憶して、前記前去すべき任意数のプロックを選択する記憶回路と、前記選択されたプロックに対してブロック前去は停を加えるプロック前去回路と、を替えるものとして、供成される。

きらに、記憶回路は、プロック選択回路からの プロック選択はサに基づいて状態を変化させ、プロック領去回路からのプロック領去はサをどのプロックに加えるかを決めるものとして構成される。 (作 用)

内部記憶業子は、互いに独立的に普込み及び消

のプロック $1 \ 1_1 \sim 1 \ 1_n$ に分解されている。それらのプロック $1 \ 1_1 \sim 1 \ 1_n$ には一括而去回路 $1 \ 2$ が接続されている。その一括而去回路 $1 \ 2$ からの而去は号により、全てのプロック $1 \ 1_1$ の内容が一括して而去される。

さらに、プロック111~11 にはデコーダ 回路13が快装されている。そのデコーダ回路 13は、外部から加えられるアドレス信号をデコードしてプロック111~11 のうちの任意の ものを1又は複数選び、選んだ全てのプロックの 内容を一括的に無去するように構成されている。 即ち、デコーダ回路13はプロック選択回路15 そりする。そのプロック選択回路15は、外部から加えられるアドレス信号をデコードして次数の 不存免性の記憶円盤16に加える。記憶回路16 は、プロック選択回路15から加えられる日号を 記憶し、その信号に応じて第1出力練161~ 16 の任立の1又は微数のものに第1出力を出 カする。第1出力は次数のANDゲート171~ 17_8 の任意のものの一方の人力電子に加えられる。それらのANDゲート 17_1 ~ 17_8 の能方の入力電子には、プロック構立回路 18 からのプロック構立信号が加えられる。これにより、ANDゲート 17_1 ~ 17_8 のうちの第1出力が加えられているものの第2出力約 19_1 ~ 19_8 に第2出力(新五電圧))が出力される。第2出力は第2出力線 19_1 ~ 19_8 を超じてプロック 11_1 ~ 11_8 に加えられる。プロック 11_1 ~ 11_8 のうちの第2出力の加えられた低点数のプロックの内名が一括的に消去される。

第2位は、第1回の額線部分の一具体例を示す 回路回である。第2回からわかるように、配位回 路16は複数の不存允性米子168を考えたもの として構成されている。さらに、この第2回にお いては、ANDゲート17」として増級器21を 用い、プロック選択回路15からの出力と構去な 低VEPとのアンドがとれたときに嗣記第2出力が 得られるように構成している。そして、その不体 免性素子168が書込まれずに将近状態にある場 合には胡北地圧 V_{EP} (第2出力)が第2出力観 19_1 から出力されない。また、その不存免性素 于 16 a が表込みにより非可越状態にある場合には武土地圧 V_{EP} が第2出力は 19_1 から第2出力として出力され、ブロック 11_1 が訂立される。よって、ブロック 11_1 ~ 11_2 のうちの前之しようとする ブロックに対応する 不存免性素 子 16 a に 告込めばそれらの初去しようとする ブロックの一括前去が可能である。

知る図は、第2図の不存免性素子16aとして EPROM16ai を有するものを用いた場合の ものを示す。プロック11iのみを選択するには、 全てのEPROMのうちEPROM16aiのみ に当込み(ホットエレクトロンのホットエレクト ロンへの住人)を行う。これにより、通常の光紅 光低Vccの印刷時には、EPROM16aiのみ か身構通状態にあり、その他のEPROM(国示 せず)は構通状態にある。この状態において、プロック病上回路18から消去電低Vppを出力させ

ると、EPROM16 a_1 は弁導通状態にあることから、その有去電圧 V_{EP} はそのままプロック 11_1 に加えられ、前去が行われる。これに対し、その他のEPROMは導通状態にあることから前去電比 V_{EP} は低比象で降下してその他のプロック $11_2\sim11_a$ には印加されず、前去は行われない。使って、相去したいプロック・ $(11_1\sim11_a)$ に対応する EPROMに予め書込みをしておけば、前去したいプロックのみの前去を一店的に行うことができる。 EPROMの書込みの前去は、集外観の限制によって行われる。

ただし、無外球を通さないようにバッケーダングした場合のように無外球の取制によって領土が不可能な場合には、EPROMに代えてEEPROMを用いればよい。第4回は、その場合の一例を示すものである。EEPROM26 a 1 の前去は、リセットは号出力回路26 b から出力されるリセットは号によって電気的に行われる。

このようにして、内幕記憶素子11中の特定の 近点数のブロックが一括して消去される。この数 は、初去したプロックについてのみ吉込みを行えばよい。

上紀火塩桝によれば以下の効果が得られる。

(1) 関記従来技術のの問題点 の改善

従来技術①によれば、第子の必然領域数に比例 して消去時間が長くなる。しかしながら、上記実 版例によれば、消去すべき記憶領域を一括して消 去するようにしたので、その分消去時間が短値で まる。

(2) 剪足従来技術のの問題点もの改善


従来技術のによれば、素子の記憶領域の書換え を一部のものについて行う場合でも、全ての記憶 領域を訂立しなければならず、その全ての領域に ついて書込を行う必要があった。しかしながら、 上記火集例によれば、消去した記憶領域について のみ古込みを行えばよく、古込み時間の短額にな る。

(発明の効果)

本文引によれば、内国紀位素子を複数のプロックに分け、それらのプロックのうちの任意の1又


は複数のもののみを一括して消去可能としたので、 内部記憶素子のうちの一部についてのみ容換えを 行う場合に、必要な部分のみの罰去及び容換えを 行って、それに要する時間を無駄のない抵力値い ものとすることができる。

4、 堕遊の簡単な延収



第5図

出版人代刊人 佐 岳 一 雄



This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

U BLACK BURDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLORED OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox

THIS PAGE BLANK (USPTO)